

```

<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
<main name="main"/>
<options>
  <a name="gateUndefined" val="ignore"/>
  <a name="simlimit" val="1000"/>
  <a name="simrand" val="0"/>
</options>
<mappings>
  <tool lib="6" map="Button2" name="Menu Tool"/>
  <tool lib="6" map="Button3" name="Menu Tool"/>
  <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
</mappings>
<toolbar>
  <tool lib="6" name="Poke Tool"/>
  <tool lib="6" name="Edit Tool"/>
  <tool lib="6" name="Text Tool">
    <a name="text" val=""/>
    <a name="font" val="SansSerif plain 12"/>
    <a name="halign" val="center"/>
    <a name="valign" val="base"/>
  </tool>
  <sep/>
  <tool lib="0" name="Pin">
    <a name="tristate" val="false"/>
  </tool>
  <tool lib="0" name="Pin">
    <a name="facing" val="west"/>
    <a name="output" val="true"/>
    <a name="labelloc" val="east"/>
  </tool>
  <tool lib="1" name="NOT Gate"/>
  <tool lib="1" name="AND Gate"/>
  <tool lib="1" name="OR Gate"/>
</toolbar>
<circuit name="main">
  <a name="circuit" val="main"/>
  <a name="clabel" val=""/>
  <a name="clabelup" val="east"/>
  <a name="clabelfont" val="SansSerif plain 12"/>
  <wire from="(270,360)" to="(330,360)"/>
  <wire from="(210,90)" to="(210,100)"/>
  <wire from="(210,340)" to="(210,350)"/>
  <wire from="(210,370)" to="(210,380)"/>

```

```

<wire from="(210,470)" to="(210,480)"/>
<wire from="(200,540)" to="(200,550)"/>
<wire from="(270,550)" to="(320,550)"/>
<wire from="(280,650)" to="(330,650)"/>
<wire from="(250,180)" to="(300,180)"/>
<wire from="(270,460)" to="(310,460)"/>
<wire from="(260,80)" to="(290,80)"/>
<wire from="(60,350)" to="(210,350)"/>
<wire from="(60,60)" to="(210,60)"/>
<wire from="(60,100)" to="(210,100)"/>
<wire from="(60,280)" to="(210,280)"/>
<wire from="(60,380)" to="(210,380)"/>
<wire from="(60,440)" to="(210,440)"/>
<wire from="(60,480)" to="(210,480)"/>
<wire from="(60,570)" to="(210,570)"/>
<wire from="(60,630)" to="(210,630)"/>
<wire from="(60,670)" to="(210,670)"/>
<wire from="(240,280)" to="(320,280)"/>
<wire from="(60,160)" to="(200,160)"/>
<wire from="(60,200)" to="(200,200)"/>
<wire from="(60,540)" to="(200,540)"/>
<wire from="(200,550)" to="(210,550)"/>
<comp lib="0" loc="(60,160)" name="Pin">
  <a name="tristate" val="false"/>
</comp>
<comp lib="0" loc="(60,350)" name="Pin">
  <a name="tristate" val="false"/>
</comp>
<comp lib="0" loc="(310,460)" name="Pin">
  <a name="facing" val="west"/>
  <a name="output" val="true"/>
  <a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(330,650)" name="Pin">
  <a name="facing" val="west"/>
  <a name="output" val="true"/>
  <a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(60,570)" name="Pin">
  <a name="tristate" val="false"/>
</comp>
<comp lib="0" loc="(60,440)" name="Pin">
  <a name="tristate" val="false"/>
</comp>
<comp lib="0" loc="(60,540)" name="Pin">
  <a name="tristate" val="false"/>
</comp>
<comp lib="0" loc="(60,100)" name="Pin">
  <a name="tristate" val="false"/>
</comp>
<comp lib="0" loc="(320,550)" name="Pin">
  <a name="facing" val="west"/>
  <a name="output" val="true"/>
  <a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(60,670)" name="Pin">
  <a name="tristate" val="false"/>
</comp>
<comp lib="1" loc="(250,180)" name="OR Gate">

```

```

    <a name="inputs" val="2"/>
  </comp>
  <comp lib="0" loc="(300,180)" name="Pin">
    <a name="facing" val="west"/>
    <a name="output" val="true"/>
    <a name="labelloc" val="east"/>
  </comp>
  <comp lib="1" loc="(270,360)" name="NAND Gate"/>
  <comp lib="0" loc="(60,630)" name="Pin">
    <a name="tristate" val="false"/>
  </comp>
  <comp lib="0" loc="(290,80)" name="Pin">
    <a name="facing" val="west"/>
    <a name="output" val="true"/>
    <a name="labelloc" val="east"/>
  </comp>
  <comp lib="1" loc="(260,80)" name="AND Gate"/>
  <comp lib="0" loc="(60,480)" name="Pin">
    <a name="tristate" val="false"/>
  </comp>
  <comp lib="1" loc="(270,550)" name="XOR Gate">
    <a name="inputs" val="2"/>
  </comp>
  <comp lib="1" loc="(280,650)" name="XNOR Gate">
    <a name="inputs" val="2"/>
  </comp>
  <comp lib="1" loc="(240,280)" name="NOT Gate"/>
  <comp lib="0" loc="(330,360)" name="Pin">
    <a name="facing" val="west"/>
    <a name="output" val="true"/>
    <a name="labelloc" val="east"/>
  </comp>
  <comp lib="0" loc="(60,200)" name="Pin">
    <a name="tristate" val="false"/>
  </comp>
  <comp lib="1" loc="(270,460)" name="NOR Gate"/>
  <comp lib="0" loc="(320,280)" name="Pin">
    <a name="facing" val="west"/>
    <a name="output" val="true"/>
    <a name="labelloc" val="east"/>
  </comp>
  <comp lib="0" loc="(60,60)" name="Pin">
    <a name="tristate" val="false"/>
  </comp>
  <comp lib="0" loc="(60,280)" name="Pin">
    <a name="tristate" val="false"/>
  </comp>
  <comp lib="0" loc="(60,380)" name="Pin">
    <a name="tristate" val="false"/>
  </comp>
</circuit>
</project>

```